模擬觸發(fā)器的結構 

輸入信號經(jīng)過調理后分成采樣通路和觸發(fā)通路兩個支路，兩條通路zui終都輸出交由邏輯器件（FPGA/ASIC）做進一步處理。觸發(fā)器zui基本的組成單元包括比較器（CMP）和時間數(shù)字轉換器（TDC），如圖2.1右所示，其中比較器需要一個比較門限電平，通常使用DAC產(chǎn)生。因為觸發(fā)器基本是由模擬電路組成，所以稱為模擬觸發(fā)器。
 

圖2.1 模擬觸發(fā)器系統(tǒng)框圖

模擬觸發(fā)器的工作原理 

模擬觸發(fā)器工作分兩步，首先通過比較器將輸入的模擬信號轉換為邏輯信號判斷是否為上升沿，并輸出觸發(fā)信號啟動采樣存儲；然后通過時間數(shù)字轉換器測量出觸發(fā)信號與存儲時基的時間差。這里兩個關鍵的單元是比較器和時間數(shù)字轉換器。

1、比較器
在示波器中，有一個名詞叫觸發(fā)電平，指的就是觸發(fā)器中比較器的參考門限電平，用做比較基準，當輸入信號幅值超過該參考電平時比較器輸出邏輯高電平（上升沿），當輸入信號幅值比參考電平低時比較器輸出邏輯低電平（下降沿），結構如圖2.1 CMP單元所示，比較器的輸入輸出信號關系如圖2.2所示。

圖2.2 比較器輸入輸出信號

注：V_IN為輸入信號；V_REF為比較參考電平，V_CMP為輸出比較信號。

在實際應用中，通常會使用遲滯比較器（施密特比較器），可以減少噪聲引發(fā)的誤觸發(fā)，如圖2.3所示。

圖2.3 遲滯比較器

遲滯電壓的大?。╒_H-H_L，也稱為觸發(fā)靈敏度），可通過改變比較器反饋電阻阻值來實現(xiàn)，通常是固定不變的。

2、時間數(shù)字轉換器

時間數(shù)字轉換器（time-to-digital converter簡稱TDC）用于測量信號間的時間間隔，測量精度通常達到皮秒級。在數(shù)字存儲示波器中用于測量觸發(fā)信號與存儲時基的間隔，以便還原對齊觸發(fā)位置。

時間數(shù)字轉換器的實現(xiàn)方法有很多，在模擬觸發(fā)器中常用時間內插模擬擴展技術，將短脈沖進行放大后再測量。

將短時間T展寬的辦法是：首先在T內對一個電容以恒定電流充電；然后以比充電電流慢N倍的速度放電，則電容放電到起始狀態(tài)下的時間是T的N倍，然后再用慢速時鐘對其進行測量計數(shù)得到T×N。

圖2.4 時間內插模擬擴展電路

典型的時間內插擴展電路原理圖如圖2.4所示，圖中主要由一對高速電流開關Q1和Q2組成，恒流源I₁=29.8mA，I₂=51uA（即擴展578倍）。參考圖2.5的時間內插擴展時序圖我們可以做個簡單的分析。

圖2.5 時間內插擴展時序圖

A、在t1時間內，Q₁與Q₂均導通，電流源I₁直接通過Q₂到地，電容C₁不能充電，電壓較低；

B、在t2時間內，Q₁導通，Q₂截止, 電流源I₁向電容C₁充電，電流源I₂放電，由于I₁是I₂的數(shù)百倍，這時可忽略I₂的影響。于是電容C₁兩端電壓升高，當大于比較器參考比較電壓時，比較器輸出高電平；

C、在t3時間內，Q₁與Q₂均截止，電流源I₂向電容放電，由于這時的放電電流為剛才充電電流的數(shù)百分之一，所以放電速度相當緩慢。當電容電壓低于比較電壓時，比較器輸出低電平；

D、在t4時間內，Q1截止，Q2導通, Q2將電容兩端電壓迅速拉低，回復到初始狀態(tài)，又準備下一個循環(huán)。

由此可見，由于放電電流為充電電流的數(shù)百分之一，可知其放電時間約為其充電電壓的數(shù)百倍，即相當于將微小的時間間隔放大了數(shù)百倍。得到展寬后的信號后，只需要用較低速的時鐘進行計數(shù)測量即可，測量結果再除以放大倍數(shù)就是所求的短脈沖時間間隔。當然除了測量電流放電時間的方法之外，還有直接測量電壓的方法，不過需要用到高精度ADC。‍